We wish to design a 1.2V 10-bit 250MS/s ADC, thus, a time-interleaved pipelined ADC architecture is chosen.

• 在此希望设计一个操作在1.；2V，线性度为10且转换速度在每秒两亿五千万次取样频率的类比数位转换器。因此架构采用时间交错式的管线式类比数位转换器。