In this thesis, we propose a dual mode PLL, which functions as sampling a DC-balanced or error detection 8B/10B data in the time domain of OFDM system to reduce PAPR.

• 在本篇论文，我们提出一个工作在双模的锁相迴路，这个电路工作于平衡直流电压资料或是8位元以及10位元的错误侦测资料，在一个时域的正交分频多工系统来降低峰值均值比。