In this design, the use of modified Booth algorithm, circuit to deal with signed/unsigned operands, sign extension and special module to add partial products result in a faster multiplier , with a delay equivalent to 6 NOT-OR gate.

• 由于乘法器的设计中采用了修正的布斯 (booth)算法、符号数 无符号数处理机制、符号扩展处理电路以及特殊的部分积累加模块 ,所以乘法器的速度得到很大的提高 ,仅仅相当于 6个或非门的延迟