A Vera Modeling Verification Method in Integrated Circuit

英美

释义

- 一种基于Vera的集成电路建模验证方法

把海词放在桌面上，查词最方便

触屏版| 电脑版

©2003 - 2025 海词词典(Dict.cn)

立即下载